Verilog port maping style

.porta(1'b0,2'b01,4'h0xa,{1'b0,c[1],d[4],2'b11,16'h0xaabb})